

**Федеральное государственное автономное образовательное
учреждение высшего образования
«Московский физико-технический институт
(национальный исследовательский университет)»**

УТВЕРЖДЕНО

**ИО директора физтех-школы
радиотехники и компьютерных
технологий**

Д.А. Гаврилов

	Рабочая программа дисциплины (модуля)
по дисциплине:	Архитектура вычислительных ядер современных микропроцессоров
по направлению:	Информатика и вычислительная техника
профиль подготовки:	Компьютерные технологии и вычислительная техника Физтех-школа Радиотехники и Компьютерных Технологий кафедра информатики и вычислительной техники
курс:	4
квалификация:	бакалавр

Семестр, формы промежуточной аттестации: 7 (осенний) - Дифференцированный зачет

Аудиторных часов: 60 всего, в том числе:

лекции: 30 час.

семинары: 30 час.

лабораторные занятия: 0 час.

Самостоятельная работа: 30 час.

Всего часов: 90, всего зач. ед.: 2

Программу составил: А.С. Кожин, преподаватель

Программа обсуждена на заседании кафедры информатики и вычислительной техники 01.08.2022

Аннотация

Данный курс предназначен для углубленного изучения устройства вычислительных ядер современных микропроцессоров и методов повышения одноядерной производительности. В рамках курса будет рассмотрена эволюция архитектуры процессорного ядра от простого конвейера с малым количеством стадий и последовательным исполнением команд до высокопроизводительных суперскалярных реализаций с внеочередным спекулятивным исполнением команд и архитектур с широким командным словом. На примере коммерческих микропроцессоров студенты изучат архитектуру вычислительных ядер и факторы, повлиявшие на разработку отдельных аппаратных и программных элементов вычислительных систем. В результате прохождения курса, обучающиеся смогут самостоятельно обосновывать выбор технических решений при проектировании вычислительных ядер, а также будут обладать достаточными знаниями об устройстве современных микропроцессоров для эффективного программирования в области НРС, компиляторов и операционных систем.

Курс включает в себя теоретические и практические занятия. Для успешного освоения курса необходимо посещение занятий, своевременное выполнение практических заданий, самостоятельная работа с дополнительной литературой.

1. Цели и задачи

Цель дисциплины

освоение студентами базовых знаний в области архитектуры вычислительных ядер современных микропроцессоров и вычислительных комплексов на их основе, изучение особенностей организации, технологий проектирования и методов оптимизации.

Задачи дисциплины

- эволюции подходов к разработке ядер высокопроизводительных микропроцессоров с учётом параллелизма выполнения команд;
- принципов организации архитектуры RISC-ядер высокопроизводительных микропроцессоров;
- принципов организации архитектуры ядер суперскалярных процессоров;
- принципов организации архитектуры VLIW-ядер высокопроизводительных микропроцессоров;
- архитектуры векторных процессоров;
- организации мультитредового исполнения команд.

2. Перечень формируемых компетенций

Освоение дисциплины направлено на формирование следующих компетенций:

Код и наименование компетенции	Индикаторы достижения компетенции
УК-1 Способен осуществлять поиск, критический анализ и синтез информации, применять системный подход для решения поставленных задач	УК-1.2 Находит, критически анализирует и выбирает информацию, необходимую для решения поставленной задачи
ОПК-2 Способен использовать современные информационные технологии и программные средства при решении задач профессиональной деятельности, соблюдая требования информационной безопасности	ОПК-2.1 Способен применять современные вычислительную технику и сервисы сети Интернет в области (сфере) профессиональной деятельности
ОПК-3 Способен составлять и оформлять научные и (или) технические (технологические, инновационные) отчеты (публикации, проекты)	ОПК-3.3 Владеет методами визуального и графического представления результатов научной (научно-технической, инновационной технологической) деятельности в виде отчетов, научных публикаций
ПК-1 Способен ставить, формализовывать и	ПК-1.1 Способен находить, анализировать и обобщать информацию об актуальных результатах исследований в рамках тематической области своей профессиональной деятельности

решать задачи, в том числе разрабатывать и исследовать математические модели изучаемых явлений и процессов, системно анализировать научные проблемы, получать новые научные результаты	ПК-1.2 Способен выдвигать гипотезы, строить математические модели для описания изучаемых явлений и процессов, оценивать качество разработанной модели
	ПК-1.3 Способен применять теоретические и (или) экспериментальные методы исследований к конкретной научной задаче и интерпретировать полученные результаты
ПК-2 Способен самостоятельно или в качестве члена (руководителя) малого коллектива организовывать и проводить научные исследования и их апробацию	ПК-2.1 Знает принципы построения научной работы, методы сбора и анализа полученного материала, способы аргументации
	ПК-2.2 Способен планировать и проводить научные исследования самостоятельно или в качестве члена (руководителя) малого научного коллектива
	ПК-2.3 Способен проводить апробацию результатов научно-исследовательской работы посредством публикации научных статей и участия в конференциях

3. Перечень планируемых результатов обучения по дисциплине (модулю)

В результате освоения дисциплины обучающиеся должны

знать:

- принципиальное устройство конвейера скалярных RISC микропроцессоров на примере процессора MIPS, в том числе количество стадий, взаимные конфликты и оптимизации конвейера;
- принципы работы суперскалярных out-of-order микропроцессоров в части оптимизации количества блокировок конвейера;
- принципы работы VLIW микропроцессоров, в том числе статическое планирование исполнения команд и спекулятивное исполнение команд;
- принципы работы векторных микропроцессоров;
- принципы организации многопоточного (мультитредового) выполнения команд конвейерами современных микропроцессоров.

уметь:

- выделять стадии конвейера микропроцессора исходя из функционала его составных частей;
- проектировать целочисленные и вещественные вычислительные элементы;
- разрешать возникающие на конвейере процессора коллизии при доступе к общему ресурсу;
- определять статическое планирование для VLIW процессоров;
- эффективно вставлять многопоточное исполнение команд в конвейер микропроцессоров различных архитектур.

владеть:

- навыками проектирования исполнительных конвейеров микропроцессоров с учётом выбранных характеристик;
- навыками оптимизации длины конвейера и количества блокировок конвейера при необходимости одновременной работы запросов разного типа;
- навыками оптимизации динамического планирования на конвейерах микропроцессоров с помощью технологии многопоточного исполнения команд;
- навыками устранения конфликтов и особых ситуаций, возникающих на конвейере микропроцессоров.

4. Содержание дисциплины (модуля), структурированное по темам (разделам) с указанием отведенного на них количества академических часов и видов учебных занятий

4.1. Разделы дисциплины (модуля) и трудоемкости по видам учебных занятий

№	Тема (раздел) дисциплины	Трудоемкость по видам учебных занятий, включая самостоятельную работу, час.			
		Лекции	Семинары	Лаборат. работы	Самост.

		лекции	семинары	лаборат. работы	работа
1	Целочисленная арифметика	2	2		2
2	Вещественная арифметика	2	2		2
3	Скалярные микропроцессоры	5	5		5
4	Суперскалярные микропроцессоры	5	5		5
5	Переходы и прерывания.	3	3		3
6	Мультитрединг	2	2		2
7	Введение в архитектуру Intel Itanium	2	2		2
8	Спекулятивное исполнение команд	3	3		3
9	Предикаты	2	2		2
10	Векторные расширения набора команд	2	2		2
11	Векторные процессоры	2	2		2
Итого часов		30	30		30
Подготовка к экзамену		0 час.			
Общая трудоёмкость		90 час., 2 зач.ед.			

4.2. Содержание дисциплины (модуля), структурированное по темам (разделам)

Семестр: 7 (Осенний)

1. Целочисленная арифметика

Аппаратная реализация стандартных вычислительных элементов целочисленной арифметики

2. Вещественная арифметика

Аппаратная реализация стандартных вычислительных элементов вещественной арифметики (сумматор, умножитель, делитель)

3. Скалярные микропроцессоры

Конвейер скалярных микропроцессоров на примере MIPS. Архитектура набора команд MIPS, типы команд. Предпосылки конвейерной организации процессора. Стадии конвейера MIPS. Типы коллизий на конвейере микропроцессора. Простые методы решения коллизий. Простые методы усовершенствования конвейера суперскалярного процессора.

4. Суперскалярные микропроцессоры

Принципы организации суперскалярных процессоров. Предпосылки создания, эффективность. Сложные методы разрешения конфликтов. Scoreboarding. Алгоритм Томасуло. Reservation Station. Переименование регистров.

5. Переходы и прерывания.

Типы особых ситуаций: переходы и прерывания. Обработка переходов в скалярных и суперскалярных процессорах. Предсказание переходов. Различные подходы к предсказанию переходов.

Типы прерываний. Обработка прерываний.

6. Мультитрединг

Мультитрединг. Различные виды многопоточного выполнения команд. Принципы планирования команд в многопоточных конвейерах. Накладные расходы при многопоточном исполнении команд

7. Введение в архитектуру Intel Itanium

ILP. Отличия EPIC от VLIW. Принципы построения и особенности вычислительных ресурсов архитектуры Intel Itanium. Дешифрация команд. Инструкционные группы и зависимости между командами.

8. Спекулятивное исполнение команд

Control Speculation. Команды Control Speculative Load и Speculation Check. Использование битов NaT.Data Speculation. Команды Advanced Load и Check Load. Использование структуры ALAT. Совмещение Control Speculation и Data Speculation. Минимизация проверочного кода.

9. Предикаты

Операции с предикатами. Параллельное вычисление составных условий. Применение If-Conversion. Использование предикатов для перемещения кода (Upward и Downward Code Motion). Проблема несбалансированных путей исполнения кода.

10. Векторные расширения набора команд

Векторизация вычислений. Предпосылки расширения набора команд. Расширения набора команд SSE. Расширение набора команд AVX.

11. Векторные процессоры

Предпосылки создания векторных процессоров. Преимущества векторного набора команд. Цепочки векторных команд. Модели памяти для векторных процессоров.

5. Описание материально-технической базы, необходимой для осуществления образовательного процесса по дисциплине (модулю)

компьютер и мультимедийное оборудование (проектор, звуковая система).

6. Перечень рекомендуемой литературы

Основная литература

1. Архитектура компьютера и проектирование компьютерных систем [Текст] : [учеб. пособие для вузов] / Д. Паттерсон, Дж. Хеннесси ; [пер. с англ. Н. Вильчинский] .— 4-е изд. — СПб. : Питер, 2012 .— 784 с.
2. Компьютерная архитектура. Количественный подход [Текст] : [учеб. пособие для вузов] / Дж. Хеннесси, Д. Паттерсон ; пер. с англ. М. В. Таранчевой ; под ред. А. К. Кима .— 5-е изд. — М. : ТЕХНОСФЕРА, 2016 .— 936 с.

Дополнительная литература

1. Архитектура компьютера [Текст] : [учеб. пособие для вузов] / Э. Таненбаум, Т. Остин ; [пер. с англ. Е. Матвеев] .— 6-е изд. — СПб. : Питер, 2014 .— 816 с
2. Архитектура компьютеров и её реализация [Текст] : учебное пособие / Х. Крейгон ; пер. с англ. К. Г. Финогенов ; под ред. Л. Н. Королева .— М. : Мир, 2004 .— 416 с.

7. Перечень ресурсов информационно-телекоммуникационной сети "Интернет", необходимых для освоения дисциплины (модуля)

Не используются

8. Перечень информационных технологий, используемых при осуществлении образовательного процесса по дисциплине (модулю), включая перечень необходимого программного обеспечения и информационных справочных систем (при необходимости)

На лекционных занятиях используются мультимедийные технологии, включая демонстрацию презентаций (Microsoft PowerPoint).

9. Методические указания для обучающихся по освоению дисциплины (модуля)

Студент, изучающий дисциплину, должен с одной стороны, овладеть общим понятийным аппаратом, а с другой стороны, должен научиться применять теоретические знания на практике.

В результате изучения дисциплины студент должен знать основные определения, понятия.

Успешное освоение курса требует напряжённой самостоятельной работы студента. В программе курса приведено минимально необходимое время для работы студента над темой. Самостоятельная работа включает в себя:

- чтение и конспектирование рекомендованной литературы;
- проработку учебного материала (по учебной и научной литературе);
- подготовку к дифференцированному зачету.

Руководство и контроль за самостоятельной работой студента осуществляется в форме индивидуальных консультаций.

Важно добиться понимания изучаемого материала, а не механического его запоминания. При затруднении изучения отдельных тем, вопросов, следует обращаться за консультациями к преподавателю.

ОЦЕНОЧНЫЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ (МОДУЛЮ)

по направлению:	Информатика и вычислительная техника
профиль подготовки:	Компьютерные технологии и вычислительная техника Физтех-школа Радиотехники и Компьютерных Технологий кафедра информатики и вычислительной техники
курс:	4
квалификация:	бакалавр
Семестр, формы промежуточной аттестации: 7 (осенний) - Дифференцированный зачет	
Разработчик:	А.С. Кожин, преподаватель

1. Компетенции, формируемые в процессе изучения дисциплины

Код и наименование компетенции	Индикаторы достижения компетенции
УК-1 Способен осуществлять поиск, критический анализ и синтез информации, применять системный подход для решения поставленных задач	УК-1.2 Находит, критически анализирует и выбирает информацию, необходимую для решения поставленной задачи
ОПК-2 Способен использовать современные информационные технологии и программные средства при решении задач профессиональной деятельности, соблюдая требования информационной безопасности	ОПК-2.1 Способен применять современные вычислительную технику и сервисы сети Интернет в области (сфере) профессиональной деятельности
ОПК-3 Способен составлять и оформлять научные и (или) технические (технологические, инновационные) отчеты (публикации, проекты)	ОПК-3.3 Владеет методами визуального и графического представления результатов научной (научно-технической, инновационной технологической) деятельности в виде отчетов, научных публикаций
ПК-1 Способен ставить, формализовывать и решать задачи, в том числе разрабатывать и исследовать математические модели изучаемых явлений и процессов, системно анализировать научные проблемы, получать новые научные результаты	ПК-1.1 Способен находить, анализировать и обобщать информацию об актуальных результатах исследований в рамках тематической области своей профессиональной деятельности
	ПК-1.2 Способен выдвигать гипотезы, строить математические модели для описания изучаемых явлений и процессов, оценивать качество разработанной модели
	ПК-1.3 Способен применять теоретические и (или) экспериментальные методы исследований к конкретной научной задаче и интерпретировать полученные результаты
ПК-2 Способен самостоятельно или в качестве члена (руководителя) малого коллектива организовывать и проводить научные исследования и их апробацию	ПК-2.1 Знает принципы построения научной работы, методы сбора и анализа полученного материала, способы аргументации
	ПК-2.2 Способен планировать и проводить научные исследования самостоятельно или в качестве члена (руководителя) малого научного коллектива
	ПК-2.3 Способен проводить апробацию результатов научно-исследовательской работы посредством публикации научных статей и участия в конференциях

2. Показатели оценивания компетенций

В результате изучения дисциплины «Архитектура вычислительных ядер современных микропроцессоров» обучающийся должен:

знать:

- принципиальное устройство конвейера скалярных RISC микропроцессоров на примере процессора MIPS, в том числе количество стадий, взаимные конфликты и оптимизации конвейера;
- принципы работы суперскалярных out-of-order микропроцессоров в части оптимизации количества блокировок конвейера;
- принципы работы VLIW микропроцессоров, в том числе статическое планирование исполнения команд и спекулятивное исполнение команд;
- принципы работы векторных микропроцессоров;
- принципы организации многопоточного (мультиредового) выполнения команд конвейерами современных микропроцессоров.

уметь:

- выделять стадии конвейера микропроцессора исходя из функционала его составных частей;
- проектировать целочисленные и вещественные вычислительные элементы;
- разрешать возникающие на конвейере процессора коллизии при доступе к общему ресурсу;
- определять статическое планирование для VLIW процессоров;
- эффективно вставлять многопоточное исполнение команд в конвейер микропроцессоров различных архитектур.

владеть:

- навыками проектирования исполнительных конвейеров микропроцессоров с учётом выбранных характеристик;
- навыками оптимизации длины конвейера и количества блокировок конвейера при необходимости одновременной работы запросов разного типа;
- навыками оптимизации динамического планирования на конвейерах микропроцессоров с помощью технологии многопоточного исполнения команд;
- навыками устранения конфликтов и особых ситуаций, возникающих на конвейере микропроцессоров.

3. Перечень типовых (примерных) вопросов, заданий, тем для подготовки к текущему контролю

Темы практических заданий:

1. Архитектура набора команд RISC-V.
2. Scoreboarding.
3. Алгоритм Томасуло.
4. Внеочередное исполнение команд в конвейере с ROB.
5. Общий физический регистровый файл.
6. Спекулятивное и предикатное исполнение команд в EPIC.

Перечень типовых вопросов для подготовки к текущему контролю

1. Архитектура набора команд. Разница между понятиями “архитектура набора команд” и “микроархитектура”.
2. Примеры различных АНК и их реализаций.
3. Архитектура набора команд RISC-V.
4. Организация исполнения команд в скалярном процессоре. Типы команд и стадии исполнения. Конвейер скалярных процессоров.
5. Двоичные и десятичные форматы представления чисел с плавающей запятой. Денормализованные числа. Исключительные ситуации и NaN.
6. Алгоритм Бута. Устройства вещественного сложения, умножения, деления, FMA.
7. Коллизии в конвейере скалярного процессора. Простые методы их разрешения: остановка конвейера, байпасирование, delay-слоты.
8. Прерывания. Типы прерываний и их обработка. Необходимые изменения конвейера процессора.
9. Динамическое планирование. Схема Scoreboarding.
10. Внеочередное исполнение команд. Переименование регистров и алгоритм Томасуло.
11. Переименование регистров и Reorder buffer. Поддержка точных прерываний в OoO процессоре.
12. Data-in-ROB OoO дизайн
13. Unified Physical Register File.
14. Динамическое предсказание переходов. BHT и BTV.
15. Correlating branch predictor, gshare, tournament branch predictor, стек адресов возврата.
16. Спекулятивное исполнение команд в OoO процессоре. Действия, совершаемые при неверном предсказании перехода.
17. Superscalar.
18. Multithreading. Различные виды многопоточного выполнения команд. Принципы планирования команд в многопоточных конвейерах.
19. Особенности архитектуры с широким командным словом, преимущества и недостатки.
20. Отличия EPIC от VLIW.
21. Спекулятивное исполнение команд в EPIC: control speculation и data speculation.
22. Параллельное вычисление условий в EPIC. Предикаты.

23. Векторизация вычислений. Предпосылки расширения набора команд.
24. Расширения набора команд SSE и AVX.

4. Перечень типовых (примерных) вопросов и тем для проведения промежуточной аттестации обучающихся

Перечень контрольных вопросов для сдачи дифференцированного зачёта:

- 1) Вычислительная логика. Целочисленная арифметика. Аппаратная реализация вычислительных элементов.
- 2) Вычислительная логика. Вещественная арифметика. Аппаратная реализация вычислительных элементов (сумматоров, умножителей, делителей).
- 3) Понятие “Архитектура набора команд”. Разница между понятиями “архитектура набора команд” и “микроархитектура”. Примеры различных АНК и их реализаций.
- 4) Конвейерная организация микропроцессоров. Преимущества относительно бесконвейерной организации микропроцессоров.
- 5) Конвейер скалярных микропроцессоров на примере MIPS. Предпосылки. Стадии. Типы команд.
- 6) Аппаратная организация конвейера MIPS.
- 7) Типы коллизий, возникающие на конвейере микропроцессора. Простые методы их разрешения. Остановка конвейера. Байпасирование.
- 8) Варианты усовершенствования конвейера скалярных процессоров. Суперскалярные процессоры.
- 9) Сложные методы разрешения конфликтов. Схема Scoreboarding.
- 10) Переименование регистров. Алгоритм Томасуло.
- 11) Типы особых ситуаций: переходы и прерывания. Общие принципы обработки особых ситуаций.
- 12) Прерывания. Типы прерываний. Обработка прерываний разных типов. Необходимые изменения конвейера микропроцессора для обработки прерываний.
- 13) Предсказания переходов. Различные подходы к предсказанию переходов. Действия, совершаемые при неверном предсказании перехода. Необходимые изменения конвейера микропроцессора для предсказания и обработки переходов.
- 14) Мультиитердинг. Различные виды многопоточного выполнения команд. Принципы планирования команд в многопоточных конвейерах.
- 15) EPIC. Особенности архитектуры, преимущества и недостатки. ILP. Отличия EPIC от VLIW. Дешифрация команд. Инструкционные группы и зависимости между командами.
- 16) Статическое распределение вычислительных ресурсов.
- 17) Спекулятивное исполнение команд. Предикаты.
- 18) Накладные расходы при многопоточном исполнении команд. Пример планирования конвейера с поддержкой мультиитердинга.
- 19) Векторизация вычислений. Предпосылки расширения набора команд. Расширения набора команд SSE. Расширение набора команд AVX.
- 20) Предпосылки создания векторных процессоров. Преимущества векторного набора команд. Цепочки векторных команд. Модели памяти для векторных процессоров.

Критерии оценивания

Оценка отлично (10) выставляется студенту, показавшему всесторонние, систематизированные, глубокие знания учебной программы дисциплины, проявляющему интерес к данной предметной области, продемонстрировавшему умение уверенно и творчески применять их на практике при решении конкретных задач, свободное и правильное обоснование принятых решений.

Оценка отлично (9) выставляется студенту, показавшему всесторонние, систематизированные, глубокие знания учебной программы дисциплины и умение уверенно применять их на практике при решении конкретных задач, свободное и правильное обоснование принятых решений.

Оценка отлично (8) выставляется студенту, показавшему систематизированные, глубокие знания учебной программы дисциплины и умение уверенно применять их на практике при решении конкретных задач, правильное обоснование принятых решений, с некоторыми недочетами.

Оценка хорошо (7) выставляется студенту, если он твердо знает материал, грамотно и по существу излагает его, умеет применять полученные знания на практике, но недостаточно грамотно обосновывает полученные результаты.

Оценка хорошо (6) выставляется студенту, если он твердо знает материал, грамотно и по существу излагает его, умеет применять полученные знания на практике, но допускает в ответе или в решении задач некоторые неточности.

Оценка хорошо (5) выставляется студенту, если он в основном знает материал, грамотно и по существу излагает его, умеет применять полученные знания на практике, но допускает в ответе или в решении задач достаточно большое количество неточностей.

Оценка удовлетворительно (4) выставляется студенту, показавшему фрагментарный, разрозненный характер знаний, недостаточно правильные формулировки базовых понятий, нарушения логической последовательности в изложении программного материала, но при этом он освоил основные разделы учебной программы, необходимые для дальнейшего обучения, и может применять полученные знания по образцу в стандартной ситуации.

Оценка удовлетворительно (3) выставляется студенту, показавшему фрагментарный, разрозненный характер знаний, допускающему ошибки в формулировках базовых понятий, нарушения логической последовательности в изложении программного материала, слабо владеет основными разделами учебной программы, необходимыми для дальнейшего обучения и с трудом применяет полученные знания даже в стандартной ситуации.

Оценка неудовлетворительно (2) выставляется студенту, который не знает большей части основного содержания учебной программы дисциплины, допускает грубые ошибки в формулировках основных принципов и не умеет использовать полученные знания при решении типовых задач.

Оценка неудовлетворительно (1) выставляется студенту, который не знает основного содержания учебной программы дисциплины, допускает грубейшие ошибки в формулировках базовых понятий дисциплины и вообще не имеет навыков решения типовых практических задач.

5. Методические материалы, определяющие процедуры оценивания знаний, умений, навыков и (или) опыта деятельности

Дифференцированный зачет проводится в устной форме.

При проведении зачета обучающемуся предоставляется 20 минут на подготовку. Опрос обучающегося проводится в течение 30 минут.

Во время проведения зачета обучающиеся могут пользоваться программой дисциплины.