Одним из главных принципов уникальной «системы Физтеха», заложенной в основу образования в МФТИ, является тщательный отбор одаренных и склонных к творческой работе представителей молодежи. Абитуриентами Физтеха становятся самые талантливые и высокообразованные выпускники школ всей России и десятков стран мира.

Студенческая жизнь в МФТИ насыщенна и разнообразна. Студенты активно совмещают учебную деятельность с занятиями спортом, участием в культурно-массовых мероприятиях, а также их организации. Администрация института всячески поддерживает инициативу и заботится о благополучии студентов. Так, ведется непрерывная работа по расширению студенческого городка и улучшению быта студентов.

Адрес e-mail:

Исследование возможностей применения системы самосинхронизации для достижения предельного быстродействия умножителя

А.В.Бутузов, студент МФТИ

 

В связи с интенсивным развитием направления цифровой обработки сигналов в современной вычислительной индустрии, актуальной является задача разработки высокопроизводительных вычислительных устройств. Несмотря на существенные достижения как в области разработки алгоритмической и схемотехнической структуры устройств, так и в области технологии изготовления кристаллов, до сих пор ведутся поиски новых аспектов в сфере возможности повышения быстродействия устройств. Так, при разработке высокопроизводительного целочисленного умножителя для микропроцессора “E2K”  наряду с использованием быстрых алгоритмов умножения, эффективных схемотехнических решений и современной технологии (0.18 мкм) была поставлена задача достижения предельного быстродействия за счет применения эффективной системы синхронизации.

Проблеме построения систем синхронизации, позволяющих исключить накладные расходы на триггера и соответственно эффективно реализовывать конвейерные устройства, посвящен ряд исследований фирмы IBM.[1, 2, 3] Это так называемые системы с самосинхронизацией,  по принципу которых было решено построить систему синхронизации умножителя. Однако, в отличие от системы, разработанной IBM, предложенная система синхронизации умножителя, построенная с учетом его структуры, позволила достичь оптимального компромисса между сложностью дизайна и рассеиваемой синхроусилителями мощностью.

В соответствии с поставленной целью использования системы самосинхронизации при разработке схемотехнической реализации умножителя из большого класса динамических схем было выбрано семейство дифференциальных каскодных переключателей (DCVS) [4]. Оно дает двукратное превосходство по быстродействию над статической логикой, обеспечивает дополнительный выигрыш в быстродействии за счет использования обеих фаз сигналов и исключительно эффективно подходит для применения в системах с самосинхронизацией.

В работе рассмотрены ограничения, накладываемые на временные соотношения в схеме при применении предложенной схемы синхронизации. Предложена методика построения схемы таким образом, чтобы эти ограничения удовлетворялись при любых входных воздействиях, но при этом устройство обладало максимальной производительностью. При этом быстродействие оказывается ограниченным лишь задержками срабатывания логических вентилей, а функцию хранения выполняют емкости динамических логических вентилей при прохождении волны вычислений.

Было проведено сравнительное исследование умножителя с системой синхронизации, построенной по предложенной методике, и аналога на стандартной динамической схемотехнике с использованием стандартной системы синхронизации,  как, например, примененный в [5]. Полученные в ходе моделирования критических путей умножителей результаты показали, что быстродействие предложенного умножителя в два раза превосходит быстродействие аналога.

 

Литература .

J. Silberman, et al., “A 1.0-GHz Single-Issue 64-bit Power PC Integer Processor,” IEEE J. Solid-State Circuits, vol. 33, no.11, Nov. 1998. T. Chappel et al., “High performance self resetting circuits with enhanced testability,” IBM research report, 1995. V. Narayanana et al., “Static timing analysis for self resetting circuits,” IBM research report, 1996. K. Chu, D. Pulfrey, “A comparison of CMOS curcuit techniques: differential cascode voltage switch logic versus conventional logic,” IEEE J. Solid-State Circuits, vol. 22, no. 4, 1987. Paul E. Gronowski et al., "High-Performance Microprocessor Design", IEEE J. Solid-State Circuits, vol. 33, no.5, 1998.
Если вы заметили в тексте ошибку, выделите её и нажмите Ctrl+Enter.

© 2001-2016 Московский физико-технический институт
(государственный университет)

Техподдержка сайта

МФТИ в социальных сетях

soc-vk soc-fb soc-tw soc-li soc-li
Яндекс.Метрика